



产品特性

- 内核与系统
 - 32 位 ARM M0 内核，单周期硬件乘法器
 - 系统频率最高 48MHz
 - Cordic 三角函数与除法加速单元
- 工作电压范围：2.5 ~ 5.5V
 - 内置 12V LDO 控制电路和 5V LDO
 - MCU 电源 VDD 2.5 ~ 5.5V (可由内置 5V LDO 输出外挂对地电容供电)
 - 棚级驱动器电源 VM 10~70V, 耐压 70V
- 工作温度范围：- 40°C ~ 105°C
- 存储器
 - Flash: 32KB
 - SRAM: 4KB
- 时钟源：
 - HSI：48MHz 内部高速振荡器，时钟精度 ±1%@25°C, ±2%@-40~105°C@5V
 - LSI: 32.768KHz 内部低速振荡器
- 低功耗模式：
 - 支持空闲、睡眠、停止模式。停止模式下所有外设寄存器数据、SRAM 内容保存，支持低功耗定时器、看门狗、GPIO 输入唤醒。STOP 模式功耗低至 1uA
- 12bit ADC
 - 最高采样率：1M sps
 - 支持 16bit 硬件过采样
 - 支持 PGA 差分输入
 - 通道数：最多 11 个外部通道 (包含 3 个带 PGA 的通道)，4 个内部通道 (包含温度传感器)
 - 支持硬件触发 ADC 采样
 - 转换结果可独立存放
 - 支持硬件触发单次单通道和单次序列交替采集模式，方便电机控制单电阻采样移相
- 2 个模拟比较器
 - 带迟滞功能
 - 参考电压可调
 - 支持数字滤波消抖
 - 支持比较器输出极性可调
 - 支持使能内嵌反电动势 (BEMF) 电阻
- 3 个 PGA 可编程运算放大器
 - 差分输入，单端输出
 - 增益可调，内置反馈电阻网络
- 集成三相栅极驱动模块，可直接驱动 6 个 N 型 MOSFET
 - 耐压 70V
 - 内置低侧电源和高侧电源欠压 (UVLO) 保护功能
 - 集成防穿通死区保护功能，硬件默认死区时间为 200ns，可通过配置 PWM 模块改变
 - 驱动能力 +1.5A/- 1.8A
 - 宽负瞬态电压忍受能力
- 通讯接口：
 - 2 路通用 UART
 - 1 路 SPI
 - 1 路 I2C
- 定时器/计数器/PWM
 - 1 个 16 位 EPWM 定时器：支持 3 通道 6 路 PWM 输出，支持互补、死区、刹车
 - 1 个 16 位 3 通道捕获比较定时器 CCT：可用于通用定时器，也可用于电机控制。分别支持 3 路输入捕获、输出比较，支持 PWM 输出。
 - 3 个通用 32 位定时器 TIM
 - 1 个 LPTIM 低功耗定时器
 - 1 个看门狗定时器
- 快速 GPIO
 - 最大支持 21 个通用 IO
 - 支持 Open Drain
 - 可配置成输出 (推挽或开路)、输入 (悬空输入、上拉、下拉) 或其他专用功能。
 - 最大 16mA 输出电流驱动能力
- 外设互联矩阵
 - 部分外设可通过硬件信号触发相关外设运行，从而减小操作延迟和 CPU 负荷
- 调试模式
 - 串行调试接口 (SWD)
- 封装
 - QFN40



德普微电子
DEVELOPER MICROELECTRONICS

DPM32M036NB2L6N7 6N GateDriver

产品型号

产品型号 Part Number	内核	加速器	封装 封装
DPM32M036NB2L6N7	M0	三角函数、除法、开方	6N 70V 5V+12V QFN40



目录

产品特性	1
产品型号	2
1 总介	5
1.1 概述	5
2 功能概述	5
2.1 Arm Cortex M0 内核	5
2.2 内置 Flash 存储器 (eFlash)	5
2.3 内置 SRAM	5
2.4 嵌套向量中断控制器 (NVIC)	6
2.5 时钟和复位	6
2.6 供电方案	7
2.7 低功耗模式	8
2.8 电源电压监测器 (PVD)	10
2.9 外设互联矩阵	10
2.10 循环冗余校验计算单元 (CRC)	11
2.11 通用 IO (GPIO)	11
2.12 Cordic 与除法单元(Math Accelerator)	11
2.13 定时器 (TIM)	12
2.14 捕获比较定时器 (CCT)	12
2.15 增强型 PWM 定时器 (EPWM)	12
2.16 低功耗定时器 (LPTIM)	13
2.17 看门狗 (WDG)	13
2.18 内部集成电路接口 (I2C)	14
2.19 通用异步收发器 (UART)	14
2.20 串行外设接口 (SPI)	15
2.21 模数转换器 (ADC)	16
2.22 温度传感器 (Temp Sensor)	16
2.23 内部电压参考 (VREF)	16
2.24 模拟比较器 (ACMP)	17
2.25 可编程增益放大器 (PGA)	17
2.26 栅极驱动模块 (6N)	18
2.26.1 低边电源 VCC 和欠压保护 (UVLO)	19
2.26.2 高边电源 VBSx 和欠压保护 (UVLO)	19

2.26.3 功率管直通保护	20
2.27 器件电子签名	21
2.28 调试支持 (Debug support)	21
3 引脚定义及复用功能	22
3.1 DPM32M036NB2L6N7 引脚分布图	22
3.2 DPM32M036NB2L6N7 引脚复用表	23
3.3 PA 引脚数字功能复用表	24
3.4 PB 引脚数字功能复用表	24
3.5 PD 引脚数字功能复用表	24
3.6 引脚模拟功能复用表	25
4 存储区映射	26
4.1 系统存储空间映射	26
4.2 APB 映射	26
4.3 AHB 映射	28
5 电气特性	29
5.1 绝对最大额定值	29
5.2 工作条件	30
5.2.1 通用工作条件	30
5.2.2 上电和掉电时的工作条件	30
5.2.3 内嵌复位和电源控制模块特性	31
5.2.4 供电电流特性	31
5.2.5 内部时钟源特性	33
5.2.6 存储器特性	34
5.2.7 ESD 特性	34
5.2.8 I/O 端口特性	34
5.2.9 NRST 引脚特性	35
5.2.10 ADC 特性	35
5.2.11 I2C 特性	36
5.2.12 栅极驱动模块特性	37
6 封装信息	39
6.1 QFN40 封装信息	39
7 修改记录	41
8 声明	42



1 总介

1.1 概述

使用高性能的 ARM® Cortex™-M0 为内核的 32 位微控制器(MCU)，系统最高频率可达 48MHz。内建嵌套向量中断控制器。主要有并行 I/O 口（支持普通输入、上下 拉输入、推挽输出、开漏输出、并可配置边沿或者电平触发中断）、多种定时器组合、SPI、I2C、UART、EPWM、CCT、三角函数 (Cordic) 和硬件除法单元、栅极驱动模块(6N)、ADC、ACMP、PGA 等部件。

2 功能概述

2.1 Arm Cortex M0 内核

Cortex®-M0 处理器是一款入门级 32 位 Arm Cortex 处理器，具有比其他 8 位和 16 位微控制器更高的代码密度。具有高性能和低功耗的特点，内核与嵌套的矢量中断控制器 (NVIC) 紧密耦合。

2.2 内置 Flash 存储器 (eFlash)

嵌入式闪存，支持 32K Bytes 主存储区，1K Bytes 选项字节 (Option Bytes) 块。支持读，页擦除，整片擦除，可通过 8/16/32 bits 方式编程写入。支持 Flash 读保护、擦写保护和配置寄存器写保护。支持指令预取和缓存，加速取指执行。

2.3 内置 SRAM

4K Bytes 的内置 SRAM。

2.4 嵌套向量中断控制器 (NVIC)

可配置的嵌套矢量中断控制器与处理器核心紧密耦合，能够处理多达 32 个可屏蔽中断通道（不包括 16 个 Cortex®-M0 的中断线）和 16 个可编程优先级。

NVIC 的特点：

- 低延迟中断处理
- 紧耦合的 NVIC 接口
- 允许中断的早期处理
- 中断向量入口地址直接进入内核
- 支持中断嵌套，优先处理后到达的较高优先级中断
- 支持中断尾部链接功能
- 中断返回时自动恢复现场，无需额外操作指令

2.5 时钟和复位

时钟控制器将来自不同振荡器的时钟分配给核心和外围设备，此外还负责管理低功耗模式的时钟门控，并确保时钟的稳健性。

芯片提供以下时钟源：

- 高速内部时钟 (HSI RC) 48MHz
- 低速内部时钟 (LSI RC) 32.768KHz

HSI 被用作系统时钟，系统时钟经过两个可配置的分频器分别输出 AHB 和 APB 时钟。

LSI 时钟可作为 LPTIM 和 WDG 的时钟源。

支持微控制器时钟输出 (MCO)，将时钟输出到 MCO 引脚上，可选择如下来源：HSI 时钟 6 分频，LSI 时钟。

芯片共有两种类型的复位，分别为电源复位和系统复位。

电源复位源包括上电复位(POR)，掉电复位(PDR)，外部按键复位，上电安全检查复位（检查启动过程是否受到恶意攻击或强烈干扰）。

系统复位包括如下：软件复位，CPU发生死锁 lockup 时复位（默认关闭，软件可启用），WDG 系统看门狗复位，PVD 监测电压异常复位。

2.6 供电方案

MCU 电源 VDD5 电压范围为 2.5V ~ 5.5V。通过 VDD 引脚为 MCU 的 I/O 引脚和内部电路供电。

栅级驱动器电源 VM 电压范围为 10 V~ 70V。通过 VM 引脚为栅级驱动器供电。

栅极驱动器内置 12V LDO 控制电路和 5V LDO。LDO5 为 5V LDO 的输出引脚，可在电路板上接去耦电容并连接到 VDD5 引脚为 MCU 供电。VCC 为 12V LDO 输出脚，需连接外置 NPN 或者 NMOS 的源端，VG 引脚需连接该外置 NPN 或 NMOS 的栅极。

请参考图 2-1 推荐供电电路。




图 2-1 推荐供电电路

在 12V 应用下，上图中 VM 和 VCC 可直接短接，Q1 和 R0 可以不需要。

在 24V 或 36V 应用下，可以调整 R0 的阻值优化散热。

2.7 低功耗模式

支持睡眠 (SLEEP) , 深度睡眠 (DEEP SLEEP) , 停止 (STOP) 三种低功耗模式。

详见下表。



低功耗模式	睡眠(SLEEP)	深度睡眠(DEEP SLEEP)	停止(STOP)
寄存器 RCC_LPM_CR	-	MODE=00	MODE=01
CM0 寄存器 SCB_SCR.SLEEPDEEP	0	1	1
进入指令	WFI 或 WFE	WFI 或 WFE	WFI 或 WFE
唤醒源	任意中断可唤醒	任意中断可唤醒	可被 GPIO、LPTIM、 WDG 中断唤醒
IO 输出状态	保持	保持	保持
SRAM、寄存器	保持	保持	保持
定义	只有 CPU 的工作时钟被关闭，所有外设（包括 CPU 内部外设，如 NVIC、SysTick）正常工作。	1. CPU 工作时钟和 CPU 内部外设时钟被关闭。 2. 系统外设时钟可在 RCC_SLEEP_CR 寄存器中配置为开启或关闭状态。	1. CPU 工作时钟和 CPU 内部外设时钟被关闭。 2. 除低速时钟 LSI 可配置外，其他所有系统外设时钟关闭。软件可通过配置寄存器 RCC_STOP_CR 选择低速时钟 LSI 在 STOP 模式下打开或者关闭。 3. 高速时钟源 HSI 关闭，ADC、ACMP、PVD 等模块关闭。 4. Flash 进入深度睡眠模式（Deep Standby）。
唤醒后状态	MCU 恢复到正常运行模式，程序继续执行。	MCU 恢复到正常运行模式，程序继续执行	MCU 恢复到正常运行模式，程序继续执行
注意事项	-	若配置 UART/SPI/I2C 时钟在深度睡眠模式下被关闭，则进入该模式前软件需先关闭这些外设的使能。	若配置停止模式时 LSI 时钟关闭，则 LPTIM 计数值会被复位。 进入停止模式前，软件需先关闭 UART/SPI/I2C 的使能。

2.8 电源电压监测器 (PVD)

嵌入式可编程电压检测器(PVD)，用于监测 VDD 电源电压，并将其和软件设置的电压阈值进行比较。内部的电压比较器产生跳变信号，软件可以设置选择在跳变信号的下降、上升或高低时产生中断或者复位。PVD 的主要特性如下：

- 可编程阈值电压：2.4V、2.6V、2.8V、3.0V、3.2V、3.4V、3.6V、3.8V、4.0V、4.4V、4.6V、4.8V
- 支持比较器输出信号数字滤波消抖
- 可选择上升、下降沿和高低电平四种事件触发方式
- 可设置事件触发响应为异步中断或复位

2.9 外设互联矩阵

MCU 多个外设间有直接连接。支持硬件相互触发，硬件连接触发能消除软件延迟，且在配置好后，不需要软件介入，节省了 CPU 资源。这些互连可以在正常运行和低功耗模式下工作，具体取决于外设。连接关系如下：

源外设事件	目的外设					
	ADC	CCT	EPWM	TIM0	TIM1	TIM2
IO 触发 (ADC_TRIGGER)	Y					
EPWM ADC 比较事件 1	Y					
EPWM ADC 比较事件 2	Y					
TIM0 计数完成事件	Y				Y	Y
TIM1 计数完成事件	Y			Y		Y
TIM2 计数完成事件	Y			Y	Y	
ACMP 0 输出		Y	Y			
ACMP 1 输出		Y	Y			



2.10 循环冗余校验计算单元 (CRC)

循环冗余校验 (CRC) 计算单元，根据特定多项式和 8、16、32 位数据计算 CRC 校验码，被广泛运用于校验数据传输或数据存储的完整性。

- 可选 CRC-32 多项式: 0x4C11DB7
 $X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$
- 可选 CRC-16 多项式: 0x1021 $X^{16} + X^{12} + X^5 + 1$
- 可选 CRC-16 多项式: 0x8005 $X^{16} + X^{15} + X^2 + 1$
- 支持 8、16、32 位输入数据位宽
- 使用 4 个 AHB 时钟周期完成 32 位数据的 CRC 计算
- 输入数据、输出结果可反转
- 可配置的 CRC 初值

2.11 通用 IO (GPIO)

最大支持 21 个通用输入输出引脚 (GPIO)，包含 PA, PB 和 PD 三个端口。

每个端口都有对应的一组配置、状态寄存器，用户可以根据应用需求独立灵活的将各个 IO 配置成通用输入/输出、外设复用功能(AF)或模拟功能使用。

支持上升沿/下降沿/上下沿和高/低电平触发的 GPIO 中断。

每个 GPIO 引脚都可以灵活的配置上拉、下拉或无上下拉电阻。数字输出支持推挽和开漏的选择，最大 4 档输出速率可选。

2.12 Cordic 与除法单元(Math Accelerator)

内嵌硬件坐标旋转数字计算机 (Cordic) 和除法单元，可用于对电机控制算法加速，减少 CPU

资源占用。硬件 Cordic 计算单元，支持计算正余弦值，支持给定正余弦值计算反正切与模值，数据均为 Q15 格式。硬件除法单元，支持 32 位有符号除法，被除数和除数都是 32 位有符号数。

2.13 定时器 (TIM)

32 位通用定时器 (TIM) ，支持 32 位自动装载值，向下计数，并在计数值从设定值变为零时触发中断。支持单次计数和周期计数两种模式。支持定时器之间同步触发或级联触发。

2.14 捕获比较定时器 (CCT)

捕获比较定时器具备 16 位向上计数器，支持单脉冲计数和周期计数两种计数模式，计数时钟是经过预分频器的分频时钟。模块内部的定时器支持两种工作模式：捕获输入模式和比较输出模式。前者可以进行输入滤波和边沿检测；后者可以输出边沿模式的 PWM 信号。

主要特性如下：

- 16 位向上计数，16 位自动装载值寄存器
- 3 个独立通道，每个通道可单独设置工作模式
- 2 种工作模式：捕获输入、输出比较
- PWM 生成 (边沿模式)
- 单脉冲模式输出
- 预分频器 (1/2/4/8/16/32/64/128)
- 输入滤波和边沿检测

2.15 增强型 PWM 定时器 (EPWM)

EPWM (Enhanced Pulse Width Modulation)，即增强型的脉冲宽度调制，支持输出 3 通道 6

路带互补与死区的 PWM

- 16 位计数器，支持增减计数（中央对齐模式），单增计数两种模式
- 支持单脉冲计数/周期计数两种模式
- 计数时钟分频系数 1/2/4/8/16/32/64/128
- 支持 3 通道 PWM 生成模块，可产生 3 对互补（6 路）PWM 信号，支持 PWM 移相
- 支持死区插入
- 支持强制改变 I/O 输出状态
- 支持产生 2 路同步触发 ADC 采样信号，与 PWM 时间基准相同。
- 支持多路硬件急停信号，支持急停信号的硬件滤波和极性选择，急停之后的 I/O 输出状态可设置。
- 支持将两个 ADC 采样时刻通过 GPIO 输出，便于调试，复用功能为 EPWM_ADC_TRIG。

2.16 低功耗定时器 (LPTIM)

LPTIM 包含 32 位向上计数器，使用 32K 低频时钟作为计数时钟，可以周期性触发中断。低功耗模式下，可作为 MCU 唤醒源。

2.17 看门狗 (WDG)

看门狗外设，具有安全性高、定时准确及使用灵活的优点。

看门狗外设可检测并解决由软件错误导致的故障，并在计数器达到给定的超时值时触发系统复位。

2.18 内部集成电路接口 (I2C)

I2C 接口硬件实现了 I2C 的时序序列、传输协议、仲裁判定和事件中断等功能，提供了多主机通信能力。该模块可在多主机 I2C 总线中用作主机或从机，能够实现标准传输模式、快速传输模式和超快速传输模式。I2C 使能期间，SCL、SDA 对应的 GPIO 应配置成开漏模式，并通过外部电阻上拉。

主要特性如下：

- 主或从模式选择
- 支持标准模式（高达 100 Kbit/s）
- 支持快速模式（高达 400 Kbit/s）
- 支持超快速模式（高达 1 Mbit/s）
- 支持 7 位和 10 位寻址模式
- 提供广播呼叫功能
- 可编程的 SDA 数据建立保持时间
- 支持总线事件管理
- 支持多主机通信
- 支持 SCL 下拉调控通信速率
- 支持对输入信号的数字滤波
- 支持通信超时监测
- 收发 1 字节缓冲

2.19 通用异步收发器 (UART)

UART 能够灵活地与外部设备进行全双工数据交换，内部可编程波特率发生器实现了多种波特

率，满足了外部设备对工业标准非归零码（NRZ）异步串行数据格式的要求。

主要特性如下：

- 全双工异步通信
- NRZ 标准格式
- 可编程收发波特率
- 数据字长度可编程（6 位、7 位、8 位或 9 位）
- 可编程的数据传输顺序，MSB 或 LSB 优先
- 停止位可配置（支持 1 个或 2 个停止位）
- 单线半双工通信
- 数据收发有独立使能
- 支持数据收发中断和错误检测中断
- 支持奇偶校验

2.20 串行外设接口（SPI）

SPI 接口广泛用于 MCU 与外部设备间的通信，支持全双工、半双工同步串行的通信方式，软件通过控制片选信号能实现一主多从的通讯网络结构。

SPI 主要特性如下：

- 主或从工作模式
- 全双工同步传输
- 单工同步传输
- 4 至 16 位可配传输数据长度
- 支持软件或硬件的 NSS 片选管理

- 可编程的时钟极性和相位
- 可编程的数据顺序，支持 MSB 在前或 LSB 在前
- 主模式支持最高时钟频率为 24MHz
- 从模式支持最高时钟频率为 12MHz
- 支持数据接收发送中断
- 支持传输错误中断

2.21 模数转换器 (ADC)

ADC 是 12 位的逐次逼近型模数转换器，能够对最多 11 个外部模拟输入通道和 4 个内部通道采样。ADC 模数转换单元支持单通道单次采集，单通道连续采集，序列扫描采集工作模式以及单通道单次和序列扫描穿插工作模式，采集的数据结果将存储到独立的 16 位数据寄存器中。支持硬件过采样处理的特性，该功能有效降低了 CPU 对过采样数据处理的计算负担。另外，ADC 模块还支持通道插队数据采集，以满足在连续或扫描模式下及时获得通道转换数据。

2.22 温度传感器 (Temp Sensor)

温度传感器内置于器件中，可以用于测量器件的结温(T_J)，温度传感器的模拟输出连接到模数转换器(ADC)的输入通道 15，软件可以通过 ADC 采样得到温度数据。温度传感器的输出电压随温度线性变化，由于工艺不同，该线性的偏移量取决于各个芯片。为了提高测量温度传感器的准确性，ADC 在温度传感器的采样通道会对偏移误差进行校准。

2.23 内部电压参考 (VREF)

器件上电后，可将供参考电压给到片内模拟器件（例如 ADC，ACMP 和 PGA 等）。

对于模拟外设 ADC，内部电压参考可选芯片供电电压 VDD 和内部 2.4V 基准电压。

对于模拟外设 ACMP，内部电压参考可选芯片供电电压 VDD 和内部 2.2V 基准电压。

对于模拟外设 PGA，内部电压参考可选芯片供电电压 VDD 和内部 1.2V 基准电压。

2.24 模拟比较器 (ACMP)

器件内置 2 个模拟比较器 (ACMP)，模拟比较器会对正负端输入电压进行比较，输出逻辑电平。

主要的特性为：

- ACMP0 正端输入选择：ACMP_IN0-5，PGA0 和 PGA1 输出
- ACMP1 正端输入选择：ACMP_IN0-5，PGA2 输出，OCP_IN 过流保护输入
- ACMP0/1 负端输入选择：ACMP_IN0-5，可编程参考分压 Vref_div (可选参考源，内部 2.2V 基准或 VDD)
- 支持比较器输出极性选择
- 支持跳变沿触发中断
- 支持迟滞功能
- 支持比较结果输出到互连矩阵 (输出到 CCT, EPWM) 或 GPIO
- 支持使能内嵌反电动势(BEMF)电阻，支持将中心电平 BEMFR_OUT 输出到 ADC 采样
- 支持比较结果锁定保持功能

2.25 可编程增益放大器 (PGA)

器件内置有三路可编程增益放大器，每路都可以通过模拟引脚以差分或单端方式输入，内置反馈电阻，可以设置运算放大器增益。主要特性：

- 支持差分/单端输入模式
- 增益可配档位: 1, 3, 5, 9, 17, 33
- PGA0/1/2 的输出在芯片内部可以直接连接至 ADC 模拟输入通道 0/1/2
- PGA0/1/2 的输入或输出在芯片内部可以直接连接至 ACMP

注: 当 PGA 采样端口可能产生负压时, 建议在输入端串接 1KΩ电阻

2.26 栅极驱动模块 (6N)

三相栅极驱动模块, 可直接驱动 6 个 N 型 MOSFET, 耐压 70V, 适合于 12V, 24V 和 36V 的三相电机应用中高速功率 MOSFET 和 IGBT 的栅极驱动。内置低侧电源和高侧电源欠压 (UVLO)保护功能, 防止功率管在过低的电压下工作, 提高效率。

集成防穿通死保护, 默认硬件死区时间为 200ns, 可通过配置 EPWM 模块改变。

驱动能力为 +1.5A/-1.8A。

集成共模噪声消除技术使得高边驱动器在高 dv/dt 噪声环境能稳定工作, 并使芯片具有宽范的负瞬态电压忍受能力。

EPWM 输出与栅极驱动模块在芯片内部连接, 连接对应关系如表 2-1 所示。使用时, 需要通过 GPIO 模块配置寄存器将下表 中的 PAD 配置成对应的 EPWM 通道复用功能。

表 2-1 EPWM 通道和栅极驱动模块输出通道对应关系

内部 IO	端口数字复用功能配置	对应的栅极驱动器输出
PA12	EPWM_CH0_P (数字复用功能 3)	HO1
PA11	EPWM_CH1_P (数字复用功能 3)	HO2
PA10	EPWM_CH2_P (数字复用功能 2)	HO3
PB0	EPWM_CH0_N (数字复用功能 5)	LO1
PB1	EPWM_CH1_N (数字复用功能 5)	LO2
PA8	EPWM_CH2_N (数字复用功能 5)	LO3



2.26.1 低边电源 VCC 和欠压保护 (UVLO)

VCC 为低边电路电源供应端，能为输入逻辑电路和低边输出功率级工作提供所需的驱动能量。内置的欠压锁定电路能保证芯片工作在足够高的电源电压范围，进而防止由于低驱动电压所产生的热耗散对 MOSFET/IGBT 造成损害。如图 2-2 低边电源 VCC 欠压锁定示意图所示，当 VCC 上升并超过阈值电压 $VCC_R=4.9V$ 后，低边控制电路解锁并开始工作，LO 开始输出；反之，VCC 下降并低于阈值电压 $VCC_F=4.7V$ 后，低边电路锁定，芯片停止工作，LO 停止输出。VCC 工作电压范围建议为 5V-15.0V。




图 2-2 低边电源 VCC 欠压锁定示意图

2.26.2 高边电源 VBSx 和欠压保护 (UVLO)

VBS_x 电源为高边电路供电电源，其中 VBS1(VB1-VS1), VBS2(VB2-VS2) 和 VBS3(VB3-VS3) 分别对应相 1, 相 2 和相 3 高边驱动电源。由浮动电源 VBS_x 供电的整体高边电路以地 GND 为参考点，并跟随外部功率管 MOSFET/IGBT 的源/发射极电压，在地线和母线电压之间摆动。如图 2-3 高边电源 VBS_x 欠压锁定示意图所示，高边电源 VBS_x 的欠压锁定类似于低边 VCC 电源，VBS_x 工作电压范围建议在 5V-15V。




图 2-3 高边电源 VBSx 欠压锁定示意图

2.26.3 功率管直通保护

芯片内部配备了专门用于防止功率管直通的保护电路，能有效地防止高边和低边输入信号受到共模干扰时造成的功率管损害。图 2-4 功率管直通保护示意图展示了直通保护电路如何保护功率管的过程。功率管直通意味着同一个半桥中的高边栅极驱动器输出 HO 和低边栅极驱动器输出 LO 同时为“高”，这时会有非常大的有害电流同时流过上下边功率管，并伴有较大的功率损耗产生，严重时会直接损坏功率管。如图 2-4 功率管直通保护示意图所示，当同一相的低边输入 LIN 和高边输入 HIN 同时为“高”时，内部保护电路将驱动器输出 HO 和 LO 拉至“低”，有效关断功率管。当其中一个输入信号变为“低”时，驱动器输出需要经过一个死区时间（DT）的延时才能输出“高”。该措施避免了有害短输入脉冲造成的功率管开关过度状态，有效地减小损耗，降低功率管损坏的风险。




图 2-4 功率管直通保护示意图

2.27 器件电子签名

器件内保留有电子签名，其为只读存储单元，可以使用调试接口或 CPU 对其进行读取，包含 96 位唯一身份标识码，封装类型，Flash 及 RAM 大小等信息，支持字节（8 位），半字（16 位）和全字（32 位）访问，所有信息为出厂前设置的用户不可更改信息。

2.28 调试支持 (Debug support)

支持两线串行调试端口 (SW-DP)。


在 MCU 处于低功耗模式时，调试器通过 SWD 端口发起连接将会唤醒 MCU，可通过 SWD 访问内核和外设寄存器，对标准调试功能没有任何限制。

当 MCU 已经处于调试状态时，MCU 无法进入低功耗模式。

断点或单步调试期间，可配置 DBG_CFG 寄存器来配置计数器外设 (EPWM, CCT, TIM, WDG 和 LPTIM) 是否暂停计数。

3 引脚定义及复用功能

3.1 DPM32M036NB2L6N7 引脚分布图





3.2 DPM32M036NB2L6N7 引脚复用表

DPM32M036NB2 L6N7	数字复用功能	模拟复用功能	引脚默认功能
PA0		ADC_IN0、PGA0_IN_P	输入
PA1		ADC_IN1、PGA0_IN_N	输入
PA2	CCT0_CH0/UART1_TX	ADC_IN2、PGA1_IN_P	输入
PA3	CCT0_CH1/UART1_RX	ADC_IN3、PGA1_IN_N	输入
PA4	SPI0 NSS/CCT0_CH0/CCT0_CH2	ADC_IN4、ACMP_IN0	输入
PA5	SPI0_SCK/CCT0_CH1	ADC_IN5、ACMP_IN1	输入
PA6	SPI0_MISO/CCT0_CH2/EPWM_BKIN	ADC_IN6、ACMP_IN2	输入
PA7	SPI0_MOSI/EPWM_CH0_N	ADC_IN7	输入
PA9	UART0_TX/EPWM_CH1_P/I2C0_SCL		输入
PA13	SWDIO/UART0_TX/EPWM_CH2_P		SWDIO_上拉
PA14	SWCLK/UART1_TX/UART0_RX/EPWM_CH1_P		SWCLK_下拉
PB3	SPI0_SCK		输入
PB4	SPI0_MISO/CCT0_CH2		输入
PB5	SPI0_MOSI		输入
PD0	UART1_RX/I2C0_SDA/EPWM_CH0_P/CCT0_CH2	ADC_IN11/PGA_OUT	输入
PD1	UART1_TX/I2C0_SCL/EPWM_CH1_N/ACMP_OUT0/EPWM_ADC_TRIG/CCT0_CH1	ADC_IN12	输入
PD8	MCO/EPWM_CH2_N/ACMP_OUT1/CCT0_CH0	ADC_IN10	输入
PD9	NRST/UART0_TX/CCT0_CH0/CCT0_CH2/EPWM_ADC_TRIG		NRST_上拉
PD11	ADC_TRIG/UART0_RX	ACMP_IN3	输入
PD12	CCT0_CH1	PGA2_IN_P、ACMP_IN4	输入
PD13	CCT0_CH0	PGA2_IN_N、ACMP_IN5	输入

管脚名称	类型	管脚描述
VM	P	电源供电输入脚
VG	O	外置MOS的栅极驱动脚
VCC	I	12V LDO输出脚，连接外置NPN或者NMOS的源端
LDO5	O	5V LDO输出脚
PGND	P	地
LO3	O	相3低侧输出脚
LO2	O	相2低侧输出脚
LO1	O	相1低侧输出脚
VS3	P	相3高侧浮动地
HO3	O	相3高侧输出脚
VB3	P	相3高侧浮动电源
VS2	P	相2高侧浮动地
HO2	O	相2高侧输出脚
VB2	P	相2高侧浮动电源
VS1	P	相1高侧浮动地
HO1	O	相1高侧输出脚
VB1	P	相1高侧浮动电源

PWM 通道和栅极驱动模块输出通道对应关系见下表。使用时，需要通过 GPIO 模块配置寄存器将下表 中的 PAD 配置成对应的 EPWM 通道复用功能。



内部 IO	端口数字复用功能配置	对应的栅极驱动器输出
PA12	EPWM_CH0_P (数字复用功能 3)	HO1
PA11	EPWM_CH1_P (数字复用功能 3)	HO2
PA10	EPWM_CH2_P (数字复用功能 2)	HO3
PB0	EPWM_CH0_N (数字复用功能 5)	LO1
PB1	EPWM_CH1_N (数字复用功能 5)	LO2
PA8	EPWM_CH2_N (数字复用功能 5)	LO3

3.3 PA 引脚数字功能复用表

引脚名称	数字复用功能							
	0	1	2	3	4	5	6	7
PA0								
PA1								
PA2	CCT0_CH0	UART1_TX						
PA3	CCT0_CH1	UART1_RX						
PA4	SPI0 NSS		CCT0_CH0	CCT0_CH2				
PA5	SPI0 SCK		CCT0 CH1					
PA6	SPI0 MISO	CCT0_CH2	EPWM_BKIN					
PA7	SPI0 MOSI		EPWM_CH0_N					
PA8	MCO		EPWM_CH0_P			EPWM_CH2_N		
PA9		UART0 TX	EPWM_CH1_P		I2C0_SCL			
PA10		UART0_RX	EPWM_CH2_P		I2C0_SDA			
PA11			EPWM_CH1_P			I2C0_SCL		
PA12			EPWM_CH0_P			I2C0_SDA		
PA13	SWDIO		UART0 TX	EPWM_CH2_P				
PA14	SWCLK	UART1_TX	UART0_RX	EPWM_CH1_P				
PA15	SPI0 NSS	UART1_RX						

3.4 PB 引脚数字功能复用表

引脚名称	数字复用功能							
	0	1	2	3	4	5	6	7
PB0			EPWM_CH1_N	ACMP_OUT0		EPWM_CH0_N	EPWM_ADC_TRIG	
PB1			EPWM_CH2_N	ACMP_OUT1		EPWM_CH1_N		
PB3	SPI0 SCK							
PB4	SPI0 MISO	CCT0_CH2						
PB5	SPI0 MOSI							

3.5 PD 引脚数字功能复用表

引脚名称	数字复用功能							
	0	1	2	3	4	5	6	7
PD0	UART1_RX	I2C0_SDA	EPWM_CH0_P	CCT0_CH2				
PD1	UART1_TX	I2C0_SCL	EPWM_CH1_N	ACMP_OUT0	EPWM_ADC_TRIG	CCT0_CH1		
PD8	MCO		EPWM_CH2_N	ACMP_OUT1		CCT0_CH0		
PD9	NRST	UART0_TX	CCT0_CH0	CCT0_CH2	EPWM_ADC_TRIG			
PD11	ADC TRIG	UART0_RX						
PD12	CCT0_CH1							
PD13	CCT0_CH0							

3.6 引脚模拟功能复用表

引脚名称	模拟复用功能			
	0	1	2	3
PA0	ADC IN0	PGA0 IN P		
PA1	ADC IN1	PGA0 IN N		
PA2	ADC IN2	PGA1 IN P		
PA3	ADC IN3	PGA1 IN N		
PA4	ADC IN4	ACMP IN0		
PA5	ADC IN5	ACMP IN1		
PA6	ADC IN6	ACMP IN2		
PA7	ADC IN7			
PA12	ADC IN13			
PB0	ADC IN8			
PB1	ADC IN9			
PD0	ADC IN11/PGA OUT			
PD1	ADC IN12			
PD8	ADC IN10			
PD11	ACMP IN3			
PD12	PGA2 IN P	ACMP IN4		
PD13	PGA2 IN N	ACMP IN5		



4 存储区映射

4.1 系统存储空间映射

开始地址	结束地址	大小	存储区分配
0x0000_0000	0x0FFF_FFFF	128MB	重映射空间
0x1000_0000	0x1000_17FF	6KB	Reserved
0x1000_1800	0x1000_1BFF	1KB	User Option Bytes
0x1000_1C00	0x17FF_FFFF		Reserved
0x1800_0000	0x1800_7FFF	32KB	Embedded Flash 嵌入式 eFlash
0x1800_8000	0x1801_FFFF		Reserved
0x1802_0000	0x1FFF_FFFF		Reserved
0x2000_0000	0x2000_0FFF	4KB	SRAM
0x2000_1000	0x2000_3FFF		Reserved
0x2000_4000	0x3FFF_FFFF		Reserved
0x4000_0000	0x4007_FFFF	512KB	128 x 4KB APB 外设
0x4008_0000	0x400F_FFFF	512KB	128 x 4KB AHB 外设
0x4010_0000	0xDFFF_FFFF		Reserved
0xE000_0000	0xE00F_FFFF	1MB	Cortex-M0 peripherals
0xE010_0000	0xFFFF_FFFF		Reserved

4.2 APB 映射

分类	开始地址	大小	存储区分配
系统控制	0x40001000	4KB	复位和时钟控制(RCC) , DEBUG 控制, PGA 控制
	0x40002000	4KB	Reserved
	0x40003000	4KB	System ROM table
	0x40004000	4KB	Reserved
	0x40005000	4KB	Reserved
	0x40006000	4KB	Reserved
低速外设接口	0x40007000	4KB	Reserved
	0x40008000	4KB	UART0
	0x40009000	4KB	UART1



	0x4000A000	4KB	Reserved
	0x4000B000	4KB	Reserved
	0x4000C000	4KB	Reserved
	0x4000D000	4KB	Reserved
	0x4000E000	4KB	SPI0
	0x4000F000	4KB	Reserved
	0x40010000	4KB	Reserved
	0x40011000	4KB	Reserved
	0x40012000	4KB	I2C
	0x40013000	4KB	Reserved
	0x40014000	4KB	Reserved
	0x40015000	4KB	Reserved
	0x40016000	4KB	Reserved
	0x40017000	4KB	Reserved
	0x40018000	4KB	Reserved
定时器	0x40019000	4KB	TIM0
	0x4001A000	4KB	TIM1
	0x4001B000	4KB	TIM2
	0x4001C000	4KB	Reserved
	0x4001D000	4KB	Reserved
	0x4001E000	4KB	Reserved
	0x4001F000	4KB	CCT0
	0x40020000	4KB	Reserved
	0x40021000	4KB	Reserved
	0x40022000	4KB	Reserved
	0x40023000	4KB	EPWM
	0x40024000	4KB	Reserved
	0x40025000	4KB	Reserved
	0x40026000	4KB	Reserved
	0x40027000	4KB	WDG
模拟外设	0x40028000	4KB	Reserved
	0x40029000	4KB	Reserved
	0x4002A000	4KB	Reserved
	0x4002B000	4KB	Reserved
	0x4002C000	4KB	Reserved
	0x4002D000	4KB	LPTIM
模拟外设	0x40033000	4KB	SAR ADC
	0x40034000	4KB	Reserved



	0x40035000	4KB	Reserved
	0x40036000	4KB	Reserved
	0x40037000	4KB	Reserved
	0x40038000	4KB	Reserved
	0x40039000	4KB	PVD
	0x4003A000	4KB	ACMP
	0x4003B000	4KB	Reserved
其他	0x4003C000	4KB	CRC
	0x4003D000	4KB	Reserved

4.3 AHB 映射

分类	开始地址	大小	存储区分配
GPIOs	0x40080000	4KB	GPIO A
	0x40081000	4KB	GPIO B
	0x40082000	4KB	Reserved
	0x40083000	4KB	GPIO D
	0x40084000	4KB	Reserved
	0x40085000	4KB	Reserved
	0x40086000	4KB	Reserved
	0x40087000	4KB	Reserved
运算加速器	0x40088000	4KB	MATH_ACC (硬件 Cordic 与除法单元)
eFlash 控制器	0x40089000	4KB	嵌入式 Flash 控制器
保留	0x4008A000	4KB	Reserved
	0x4008B000	4KB	Reserved
	0x4008C000	4KB	Reserved
	0x4008D000	4KB	Reserved
	0x4008E000	4KB	Reserved
	0x4008F000	4KB	Reserved



5 电气特性

5.1 绝对最大额定值

加在器件上的载荷如果超过“绝对最大额定值”列表中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

符号	描述	最小值	最大值	单位
$V_{DD} - V_{SS}$	MCU 主供电电压 ⁽¹⁾	-0.3	5.5	V
V_M	栅极驱动电路供电电压	-0.3	75	V
V_{B1}, V_{B2}, V_{B3}	高侧浮动电源电压	-0.3	75	V
V_{S1}, V_{S2}, V_{S3}	高侧浮动地电压	$V_B - 20$	$V_B + 0.3$	V
$V_{HO1}, V_{HO2}, V_{HO3}$	高侧输出电压	$V_S - 0.3$	$V_B + 0.3$	V
V_{CC}	低侧电源电压	-0.3	20	V
$V_{LO1}, V_{LO2}, V_{LO3}$	低侧输出电压	-0.3	$V_{CC} + 0.3$	V
V_{IN}	在其它引脚上的输入电压 ⁽²⁾	$V_{SS} - 0.3$	5.5	V

- 所有的电源和地引脚必须始终连接到外部允许范围内的供电系统上。
- $I_{INJ(PIN)}$ 绝对不可以超过它的极限，即保证 V_{IN} 不超过其最大值。如果不能保证 V_{IN} 不超过其最大值，也要保证在外部限制 $I_{INJ(PIN)}$ 不超过其最大值。当 $V_{IN} > V_{DD}$ 时，有一个正向注入电流；当 $V_{IN} < V_{SS}$ 时，有一个反向注入电流。

符号	描述	最大值	单位
I_{VDD}	经过 V_{DD} 电源线的总电流（供应电流） ⁽¹⁾	100	mA
I_{VSS}	经过 V_{SS} 地线的总电流（流出电流） ⁽¹⁾	100	mA
I_{IO}	任意 I/O 和控制引脚上的输出灌电流	16	mA
	任意 I/O 和控制引脚上的输出电流	-24	mA
	其他引脚的注入电流 ⁽⁴⁾	± 5	mA
$\Sigma I_{INJ(PIN)}$	所有 I/O 和控制引脚上的总注入电流 ⁽⁴⁾	± 5	mA

1. 所有的电源和地引脚必须始终连接到外部允许范围内的供电系统上。
2. $I_{INJ(PIN)}$ 绝对不可以超过它的极限，即保证 V_{IN} 不超过其最大值。如果不能保证 V_{IN} 不超过其最大值，也要保证在外部限制 $I_{INJ(PIN)}$ 不超过其最大值。当 $V_{IN} > V_{DD}$ 时，有一个正向注入电流；当 $V_{IN} < V_{SS}$ 时，有一个反向注入电流。
3. 反向注入电流会干扰器件的模拟性能。
4. 当几个 I/O 口同时有注入电流时， $\sum I_{INJ(PIN)}$ 的最大值为正向注入电流与反向注入电流的即时绝对值之和。该结果基于在器件所有 I/O 端口上 $\sum I_{INJ(PIN)}$ 最大值的特性。

5.2 工作条件

5.2.1 通用工作条件

符号	参数	条件	最小值	最大值	单位
V_{DD}	外部输入电压范围		2.5	5.5	V
V_M	栅极驱动电路供电电压		-0.3	70	V
V_{B1}, V_{B2}, V_{B3}	高侧浮动电源电压		-0.3	70	
V_{S1}, V_{S2}, V_{S3}	高侧浮动地电压		$V_B - 25$	$V_B + 0.3$	
$V_{HO1}, V_{HO2}, V_{HO3}$	高侧输出电压		$V_S - 0.3$	$V_B + 0.3$	
V_{CC}	低侧电源电压		5	15	
$V_{LO1}, V_{LO2}, V_{LO3}$	低侧输出电压		-0.3	15	
f_{HCLK}	内部 AHB 时钟频率			48	MHz
f_{PCLK}	内部 APB 时钟频率			48	MHz
T_A	环境温度		-40	105	°C

5.2.2 上电和掉电时的工作条件

下表中给出的参数是在一般的工作条件下测试得出。

符号	参数	条件	最小值	最大值	单位
t_{VDD}	V_{DD} 上升速率		200	∞	us/V
	V_{DD} 下降速率		20	∞	



5.2.3 内嵌复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{por}	POR 释放电压 (上电过程)		2.15	2.25	2.35	V
	BOR 检测电压 (掉电过程)		2.05	2.15	2.25	
$T_{RSTTEMPO}$	复位持续时间			10		ms
V_{PVD}	可编程的电压检测器的电平选择	PLS[3: 0] =0011	2.39	2.4	2.416	V
		PLS[3: 0] =0100	2.59	2.6	2.619	V
		PLS[3: 0] =0101	2.79	2.8	2.822	V
		PLS[3: 0] =0110	2.989	3.0	3.024	V
		PLS[3: 0] =0111	3.189	3.2	3.227	V
		PLS[3: 0] =1000	3.388	3.4	3.428	V
		PLS[3: 0] =1001	3.588	3.6	3.63	V
		PLS[3: 0] =1010	3.788	3.8	3.832	V
		PLS[3: 0] =1011	3.987	4.0	4.034	V

5.2.4 供电电流特性

电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。

微控制器处于下列条件：

- (1) 所有的 I/O 引脚都处于输入模式，并连接到一个静态电平上——VSS (无负载)。
- (2) 所有的外设都处于关闭状态，除非特别说明。
- (3) 闪存存储器的访问时间调整到 f_{HCLK} 的频率。
- (4) 当开启外设时： $f_{PCLK} = f_{HCLK}$ 。
- (5) $VDD=5V$ 。
- (6) 温度为室温。

运行模式 (Run) , 睡眠 (SLEEP) 和深度睡眠 (DEEP SLEEP) 下典型电流消耗

符号	条件				典型值		单位
	模式	General	f_{HCLK}	Fetch from	使能所有外设	关闭所有外设	
I_{DD}	Run	内部时钟源	48M	Flash memory	12.56	7.64	mA
I_{DD}	SLEEP	内部时钟源	48M	Flash memory	9.04	3.64	mA
I_{DD}	DEEP SLEEP	内部时钟源	48M	Flash memory	8.5	2.65	mA

1. 由设计保证, 不在生产中测试

低功耗模式 Stop 状态的典型电流消耗

符号	参数	条件	典型值	单位
I_{DD}	Stop	LSI 开启, LPTIM 使能	1.4	uA
		LSI 关闭	1.1	

1. 由设计保证, 不在生产中测试

6N 棚极驱动模块典型电流消耗

符号	参数	条件	典型值	单位
I_{DD_VM}	VM 静态电流	VM=24V	230	uA

从低功耗模式唤醒的时间

下表列出的唤醒时间是在内部时钟唤醒阶段测量得到。唤醒时使用的时钟源依当前的操作模式而定:

- (1) SLEEP 或 DEEP SLEEP 模式: 时钟源根据实际设置决定。
- (2) STOP 模式: 使用的时钟源为 LSI。

符号	参数	条件	典型值	单位



T _{LPIIDLE}	从 SLEEP 模式唤醒	使用时钟为 HSI	20	ns
T _{LPSLEEP}	从 DEEP SLEEP 模式唤醒	使用时钟为 HSI	200	ns
T _{LPSTOP}	从 STOP 模式唤醒	LPTIM 作为唤醒源	60	us

1. 由设计保证，不在生产中测试

5.2.5 内部时钟源特性

下表中给出的特性参数是使用环境温度和供电电压符合通用工作条件测量得到。

高速内部 (HSI) 振荡器

符号	参数	条件	最小值	典型值	最大值	单位
f _{HSI}	频率	V _{DD} =5V		48		MHz
ACC _{HSI}	HSI 时钟精度	V _{DD} =5V, TA = -40°C~105°C	-2		+2	%
		V _{DD} =5V, TA = 25°C	-1		+1	%

注：以上结果为 VDD=5V 时测得，芯片出厂时在内部烧录了 VDD 为 2.2V~5V 的 HSI 校准值，当芯片在非 5V VDD 下工作时，建议调用固件库中的 HSI 校准函数调整 HSI 校准值，以获得更高的 HSI 时钟精度。

低速内部 (LSI) 振荡器

符号	参数	条件	最小值	典型值	最大值	单位
f _{LSI}	频率	V _{DD} =5V		32.768		KHz
ACC _{LSI}	LSI 时钟精度	V _{DD} =2.5~5V, TA = -40°C~105°C	-5		+5	%
		V _{DD} =5V, TA = 25°C	-2		+2	%
T _{stab(LSI)}	LSI 启动时间 (最快配置)	V _{DD} =5V, TA = 25°C		220		us
IDD _(LSI)	LSI 功耗	V _{DD} =5V, TA = 25°C		0.3		uA

5.2.6 存储器特性

符号	参数	条件	最小值	典型值	最大值	单位
t_{prog}	字节编程时间		-	6	6.5	us
t_{ERASE}	页 (512 字节) 擦除时间		-	2.6	3	ms
t_{ME}	整片擦除时间		-	35	40	ms
I_{DD}	供电电流	读电流	-	3.5	5.5	mA
		编程电流	-	-	2	mA
		擦除电流	-	-	1.5	mA
N_{END}	擦写次数		100,000	-	-	Cycles
T_{DR}	数据保存期限	TA = 85°C	20	-	-	Years
		TA = 25°C	100	-	-	Years

1. 由设计保证，不在生产中测试

5.2.7 ESD 特性

符号	参数	典型值	单位
$V_{ESD(HBM)}$	静态放电电压 (人体模型)	6	kV
$V_{ESD(CDM)}$	静态放电电压 (充电设备模型)	4	kV

5.2.8 I/O 端口特性

通用输入/输出特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IL}	输入低电平电压	$V_{DD}=5V$			1.5	V
V_{IH}	输入高电平电压	$V_{DD}=5V$	3.5			V
R_{PU}	上拉等效电阻	$V_{IN}=V_{SS}$		40		kΩ
R_{PD}	下拉等效电阻	$V_{IN}=V_{DD}$		40		kΩ
C_{IO}	I/O 引脚的电容				11	pF

1. 由设计保证，不在生产中测试

输出驱动电流

GPIO (通用输入/输出端口) 输出电流可达 16mA, 输入电流可达 24mA。

在用户应用中, I/O 脚的数目必须保证驱动电流不能超过给出的绝对最大额定值:

- (1) 所有 I/O 端口从 V_{DD} 上获取的电流总和, 加上 MCU 在 V_{DD} 上获取的最大运行电流, 不能超过绝对最大额定值 I_{VDD} 。
- (2) 所有 I/O 端口吸收并从 V_{SS} 上流出的电流总和, 加上 MCU 在 V_{SS} 上流出的最大运行电流, 不能超过绝对最大额定值 I_{VSS} 。

5.2.9 NRST 引脚特性

除非特别说明, 下表列出的参数是使用环境温度和 V_{DD} 供电电压符合条件测量得到。

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}$	NRST 输入低电平电压	$V_{DD}=5V$			1.5	V
$V_{IH(NRST)}$	NRST 输入高电平电压	$V_{DD}=5V$	3.5			V
R_{PU}	上拉等效电阻	$V_{IN} = V_{SS}$		40		kΩ
$V_{F(NRST)}$	输入低电平持续时间		23			us

1. 由设计保证, 不在生产中测试

5.2.10 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{ADCIN}	输入电压		V_{SS}		V_{DD}	V
F_{ADCCLK}	ADC 工作时钟				16	MHz
$T_{ADCSTART}$	ADC 开启时间				1	us



T _{ADCConv}	转换时间 (包括采样时间)	f _{ADC_CLK} =16MHz, T _{ADCConv} =2 个 ADC_CLK 采样+14 个 ADC 转换时间	1		us
ENOB	Effective Bits	1Msps@REF=VDD	10.5		Bit
SNR	Signal to Noise Ratio	1Msps@REF=VDD	66.5		db
DNL	微分非线性误差			0.4	LSB
INL	积分非线性误差			2	LSB
E _o	偏移误差		25		mV

1. 由设计保证，不在生产中测试

5.2.11 I2C 特性

符号	参数	标准模式 (100K)		快速模式 (400K)		高速模式 (1M)		单位
		最小值	最大值	最小值	最大值	最小值	最大值	
t _{SCLL}	SCL 时钟低时间	4.7		1.3		0.5		us
t _{SCLH}	SCL 时钟高时间	4.0		0.6		0.26		us
t _{SU.SDA}	SDA 建立时间	250		100		50		ns
t _{HD.SDA}	SDA 保持时间	0		0		0		ns
t _{HD.STA}	开始条件保持时间	4.0		0.6		0.26		us
t _{SU.STA}	重复的开始条件建立时间	4.7		0.6		0.26		us
t _{SU.STO}	停止条件建立时间	4.0		0.6		0.26		us
t _{BUF}	总线空闲(停止条件至开始条件)	4.7		1.3		0.5		us

1. 由设计保证，不在生产中测试

5.2.12 栅极驱动模块特性

5.2.12.1 模块参数

绝对最大额定值 ($T_A=25^\circ C$)

符号	参数	最小值	最大值	单位
V_M	栅极驱动电路供电电压	-0.3	75	V
V_{B1}, V_{B2}, V_{B3}	高侧浮动电源电压	-0.3	75	V
V_{S1}, V_{S2}, V_{S3}	高侧浮动地电压	V_B-20	$V_B+0.3$	V
$V_{HO1}, V_{HO2}, V_{HO3}$	高侧输出电压	$V_S-0.3$	$V_B+0.3$	V
V_{CC}	低侧电源电压	-0.3	20	V
$V_{LO1}, V_{LO2}, V_{LO3}$	低侧输出电压	-0.3	$V_{CC}+0.3$	V
dV_s/dt	可允许摆动电压摆率		50	V/ns

推荐工作范围 ($T_A=25^\circ C$)

符号	参数	最小值	最大值	单位
V_M	栅极驱动电路供电电压	5	70	V
V_{B1}, V_{B2}, V_{B3}	高侧浮动电源电压	-0.3	70	V
V_{S1}, V_{S2}, V_{S3}	高侧浮动地电压	V_B-25	$V_B+0.3$	V
$V_{HO1}, V_{HO2}, V_{HO3}$	高侧输出电压	$V_S-0.3$	$V_B+0.3$	V
V_{CC}	低侧电源电压	5	15	V
$V_{LO1}, V_{LO2}, V_{LO3}$	低侧输出电压	-0.3	15	V

电气特性 ($V_M=24.0V, C_L=1000pF, T_A=25^\circ C$)

参数	测试条件	最小值	典型值	最大值	单位
工作电流					
V_M 静态电流	I_{VM}		230		uA
	I_{BS}	$V_{BS}=12V$	90		uA
漏电电流	I_{LK}	$V_B=V_S=60V$	0.1		uA
保护特性					
V_{BS} UVLO 上升保护阈值	V_{BSUV_R}		4.3		V
V_{BS} UVLO 下降保护阈值	V_{BSUV_F}		3.9		V
V_{BS} UVLO 迟滞	V_{BSUV_H}		400		mV
V_{CC} UVLO 上升保护阈值	V_{CCUV_R}		4.9		V
V_{CC} UVLO 下降保护阈值	V_{CCUV_F}		4.7		V

V _{CC} UVLO 迟滞	V _{CCUV_H}			200		mV
输出驱动能力						
低侧/高侧 上管输出电压	V _{OHL}	I _O =20mA		95		mV
低侧/高侧 下管输出电压	V _{OLL}	I _O =20mA		35		mV
低侧/高侧 上管输出峰值电流	I _{OHL}	V _O =0, V _{IN} =5V		1.5		A
低侧/高侧 下管吸收峰值电流	I _{OLL}	V _O =15V V _{IN} =0V		1.8		A
输入信号正常传输到 HO _X 时可允许负 VS 电压	V _{SN}	V _{BS} =12V		-10		V
内置 12V LDO 输出特性						
栅极输出电压	V _G			13		V
VCC 输出电压	V _{CC}	VM=24V, 外置 NPN 8050		12		V
内置 5V LDO 输出特性						
5V LDO 输出电压	V _{LDO5}			5.2		V
5V LDO 输出电流	I _{LDO5}			50		mA

动态电特性 (V_M=24.0V, C_L=1000pF, T_A=25°C)

符号	参数	最小值	典型值	最大值	单位
上管开通延时	T _{ONH}		280		ns
上管关断延时	T _{OFFH}		80		ns
下管开通延时	T _{ONL}		280		ns
下管关断延时	T _{OFFL}		80		ns
死区时间	DT		200		ns
延时匹配时间	MT		10		ns
开通上升时间	T _R		25		ns
关断下降时间	T _F		20		ns





6 封装信息

6.1 QFN40 封装信息

- QFN40 塑封规格图

QFN5X5-40A-075 封装外形尺寸图



SYMBOL	MIN	NOM	MAX
A	0.70	0.75	0.80
A1	0.00	0.02	0.05
A2	0.497	0.547	0.597
A3	0.203REF		
b	0.18	0.2	0.23
D	4.90	5.00	5.10
E	4.90	5.00	5.10
D2	3.35	3.40	3.45
E2	3.35	3.40	3.45
H	0.3REF		
K	0.40REF		
L	0.35	0.4	0.45
e	0.4BSC		
R	0.05		

	毫米(mm)		
	最小值(Min)	典型值(Nom)	最大值 (Max)
A	0.70	0.75	0.80
A1	0.00	0.02	0.05
A2	0.497	0.547	0.597
A3	0.203REF		
b	0.18	0.2	0.23
D	4.90	5.00	5.10
E	4.90	5.00	5.10
D2	3.35	3.40	3.45
E2	3.35	3.40	3.45
H	0.3REF		
K	0.40REF		
L	0.35	0.40	0.45
e	0.4BSC		
R	0.05	—	—

7 修改记录

修订历史

版本	修订日期	修订内容	作者
V0.9	2024.10.05	正式版	B.S
V1.0	2024.10.25	更新 PWM 通道和栅极驱动模块输出通道对应关系表	YQ.J

8 声明

德普微尽力确保本产品规格书内容的准确和可靠，但是保留在没有通知的情况下，修改规格书内容的权利。客户在下订单前应联系德普微获取最新的相关信息，并验证这些信息是否完整且是最新的。所有产品的销售都遵循在订单确认时所提供的本公司销售条款与条件。

德普微会不定期更新本文档内容，产品实际参数可能因型号或者其他事项不同有所差异，本文档不作为任何明示或暗示的担保或授权。

本产品规格书未包含任何针对德普微或第三方所有的知识产权的授权。针对本产品规格书所记载的信息，德普微不做任何明示或暗示的保证，包括但不限于对规格书内容的准确性、商业上的适销性，特定目的的适用性或者不侵犯德普微或任何第三人知识产权做任何明示或暗示保证，德普微也不就因本规格书本身及其使用有关的偶然或必然损失承担任何责任。

德普微对应用帮助或客户产品设计不承担任何义务。客户应对其使用本公司的产品和应用自行负责。为尽量减小与客户产品和应用相关的风险，客户应提供充分的设计与操作安全验证。

针对本规格书所披露的内容，在未获得德普微的授权下，任何第三方不得使用、复制、转换，一经发现本公司必依法追究其法律责任，并赔偿由此对本公司造成的一切损失。

请注意在本资料记载的条件范围内使用产品，特别请注意绝对最大额定值、工作电压范围和电气特性等。因在本资料记载的条件范围外使用产品而造成的故障和(或)事故等的损害，本公司对此概不承担任何责任。

本公司一直致力于提高产品的质量和可靠度，但所有的半导体产品都有一定的失效概率，这些失效概率可能会导致一些人身事故、火灾事故等。当设计产品时，请充分留意冗余设计并采用安全指标，这样可以避免事故的发生。

使用本公司的 IC 生产品时，如因其产品中对该 IC 的使用方法或产品的规格，或因进口国等原因，包含本 IC 产品在内的制品发生专利纠纷时，本公司概不承担相应责任。